저번 포스팅에서 언급한 키르히호프의 전류법칙(KCL)에 대해서 적어보려고 합니다. 개인적으로 회로 이론을 공부하면서 정리하는 겸 올리는 거라 내용이 부족할지도 모르겠지만, 아는 만큼 적어보려고 합니다.
들어온 전류합 = 나가는 전류합이라고 간단하게 정의 할 수도 있지만, 조금 자세하게 이야기 해보자면 회로에서 어떤 노드(node)에서라도 들어오고(+), 나가는(-) 합은 같다는 이야기 입니다. 물론 어느 도선을 이용하더라도 자체 저항이 약간 존재하기 때문에 실질적으로 그 값이 완벽하게 같을 수는 없겠지만. 그런것은 무시하고 이상적인 상황에서 말입니다.
이번에는 공식을 적기 애매한 상황이므로 회로와 시뮬레이션을 통해서 설명해보도록 하겠습니다.
해당 회로는 10V 직류에 1kΩ짜리 저항 4개를 이용하여 만들었습니다. R2, R3, R4 쪽을 치환해보면 3개의 저항이 병렬로 연결 되 있다. 라는 사실을 알 수 있습니다. 어째서! 냐고 물어보신다면. 뒤의 접지(Ground)가 각각 연결 되어 있으므로 뭉쳐서 연결하면 됩니다.
위의 법칙을 알아보기 위해 각 저항으로 지나는 전류를 I1,2, 3, 4 이라 하고, 가운데 분홍색 노드를 N1이라고 가정한다면.
이라는 식이 성립하게 됩니다. 왠지 잘 모르시겠다고 생각된다면 다음 시뮬레이션을 통해서 알아봅시다.
전체에 7.5mA가 흐르는 이유는 전체 저항을 계산하면 1.3333…kΩ이 되기 때문이고, 2.5mA씩 분배되는 것은 분배법칙에 의해서 입니다.
n1노드에서 볼때 i1은 들어오는 방향이므로 (+), i2,3,4의 경우는 나가는 쪽이니까 (-)가 되겠죠. 따라서 해당 지점에서 들어오고, 나가는 합은 0이 됩니다. 자세한 설명은 화면을 보고 이해하면 될 것입니다. 아마 쉽게 이해하실 수 있으실 겁니다.
다음 포스팅에서는 테브난/노턴 등가회로를 정리해서 찾아뵙도록 하겠습니다.
